جرت مناقشة طالبة الماجستير (نورس حسين عبدالله) من قسم هندسة الحاسوب عن رسالتها الموسومة:

"Memristive Hardware-Based Architecture Authenticated Encryption Using FPGA"

وذلك على قاعة مجلس قسم هندسة الحاسوب من يوم الاحد المصادف 16/4/2023

وتألفت لجنة المناقشة من السادة المدرجة أسماؤهم أدناه:

أ.م.د. بلال رشيد عبدالمجيد/جامعة الشعب/كلية الهندسة وتكنولوجيا المعلومات.رئيساً

أ.م.د. لهيب محمد جواد/ جامعة النهرين/كلية هندسة المعلومات.عضواً

م.د. رسلان سعد عبدالرحمن/جامعة النهرين /كلية الهندسة.عضواً

م.د. اسراء بدر ناصر/جامعة النهرين /كلية الهندسة.مشرفاّ

الاهداف: تتضمن اهداف البحث انشاء معمارية التشفير المصدق للاجهزة القائمة على تقنية الميمرستور نانوتكنولوجي بأستخدام البوابات المنطقية القابلة للبرمجة

وقد لستوفت الطالبة متطلبات الحصول على شهادة الماجستير  بنجاح

يقوم إنترنت الأشياء (IoT) بربط العديد من الأجهزة عبر الشبكة مثل الأجهزة الذكية وعلامات تعريف تردد الراديو (RFID) وأجهزة الاستشعار. مشاركة المعلومات الحساسة والبيانات الخاصة بين هذه الأجهزة تحتاج إلى توفير مسار اتصال وصول آمنين. تكون معظم هذه الأجهزة ذات موارد محدودة بما في ذلك الذاكرة والحجم والسرعة والطاقة، مما يتطلب أجهزة منخفضة الاستهلاك للطاقة وخوارزميات تشفير خفيفة الوزن. Memristor ، او ما يسمى بمقاومة الذاكرة هو جهاز جديد بتقنية النانو تم تضمينه في تطبيقات أمان الأجهزة بسبب استجابته الكهربائية الفريدة التي تعرض حلقة التباطؤ التي يتم ضغطها في مستوى التيار والفولطية (I-V). نتيجة لذلك، من الصعوبة لنموذج رياضي التنبؤ بسلوك أجهزة memristor الفردية.

يقدم هذا العمل وحدة أمان جديدة للأجهزة (HSM) تتضمن إنشاء مفاتيح التشفير السرية باستخدام جهاز memristor والذي يعتمد بشكل أساسي على السلوك الفريد لخصائص memristor I-V)). تم استخدام مفتاح التشفير السري الذي تم إنشاؤه في التشفير المصدق الخفيف الوزن والذي يعتمد على خوارزميات ANU-II block cipher وPHOTON hash function. زمن الاستجابة مساوي ل 16 و13 و36 clock cycles لكل من توليد مفتاح التشفير، ANU-II، وPHOTON، على التوالي. تم تنفيذ نهجين لمسار بيانات التشفير المصادق والتي هي: encrypt-then-mac (EtM) وmac-then-encrypt (MtE). زمن استجابة EtM هي 65 clock cycles، بينما كان زمن استجابة MtE هو 123 clock cycles.

يُظهر التصميم المقترح إنتاجية وكفاءة عالية. تم الحصول على إنتاجية مساوية ل 533.089 و482.796 و643.771 و702.068 و226.036 و323.143 ميغا بت في الثانية وكفاءة مساوية ل 0.6959 و0.6696 و0.8929 و0.9737 و0.3018 و0.4445 ميغا بت في الثانية لكل شريحة عند تنفيذ التصميم المقترح على Virtex-4 وVirtex-5 وVirtex-6 وVirtex-7 وSpartan-3 وSpartan-6 على التوالي. حقق العمل المقترح أيضًا استهلاكًا منخفضًا للطاقة مساوي ل 1618 و3542 و3447 و177 و338 و117 ملي واط عند تنفيذه على Virtex-4 وVirtex-5 وVirtex-6 وVirtex-7 Spartan-3 وSpartan-6 منصات FPGA، على التوالي. حيث يتم تقليل استهلاك الطاقة على كل من منصات Spartan-6 وVirtex-7.